

# コンパクトな同期整流型降圧コンバータ

## ISL80020、ISL80020A、ISL80015、ISL80015A

ISL80020、ISL80020A、ISL80015、ISL80015A は、高効率のモノリシック同期整流型降圧 DC/DC コンバータです。2.7V ~ 5.5V の入力電源によって最大 2A の連続出力電流を供給できます。ピーク電流モード制御アーキテクチャを使用し、極めて低いデューティ・サイクルでの動作が可能です。1MHz または 2MHz のいずれかのスイッチング周波数で動作するため、優れた過渡応答特性を有し、低インダクタンスのインダクタを使用できます。安定性にも優れています。

ISL80020、ISL80020A、ISL80015、ISL80015A は、効率を最大化するために、 $r_{DS(ON)}$  が極めて小さい MOSFET を内蔵しています。さらに、ハイサイド MOSFET が PMOS であるため、ブート・コンデンサが不要であり、外付け部品点数が削減されます。本製品は 100% のデューティ・サイクルでも動作可能です (@1MHz 品)。

高速負荷応答を実現するため、製品は PWM (パルス幅変調) で構成され、これは出力ノイズと RF 干渉の低減にも役立ちます。


これらの製品は、熱性能を向上するエキスポーズド・パッドを備えた省スペース型の 8 ピン 2mm x 2mm TDFN 鉛フリー・パッケージで供給されます。コンバータ全体の占有面積は 64mm<sup>2</sup> 未満です。

### 特長

- $V_{IN}$  範囲 : 2.7V ~ 5.5V
- 最大  $I_{OUT}$  : 1.5A または 2A (2 ページの表 1 参照)
- スwitching 周波数 : 1MHz または 2MHz (2 ページの表 1 参照)
- 過電流および短絡保護
- 過熱保護 / サーマル・プロテクション
- 負電流保護
- パワーグッドおよびイネーブル
- 100% デューティ・サイクル (1MHz 品)
- 内部ソフトスタートおよびソフトストップ
- $V_{IN}$  アンダーボルテージ・ロックアウトおよび  $V_{OUT}$  過電圧保護
- 最大 95% のピーク効率

### アプリケーション

- 汎用 POL
- 産業用、計装用、医療用機器
- 通信およびネットワーク用機器
- ゲーム・コンソール



$$R_1 = R_2 \left( \frac{V_O}{V_{FB}} - 1 \right) \quad (式 1)$$

図 1. アプリケーション回路例




図 2. 効率 vs 負荷、 $f_{SW} = 2MHz$ 、 $V_{IN} = 5V$ 、 $T_A = +25^\circ C$

# ISL80020、ISL80020A、ISL80015、ISL80015A

表 1. 主な相違点一覧

製品型番	I <sub>OUT</sub> (MAX) (A)	f <sub>sw</sub> (MHz)	V <sub>IN</sub> 範囲 (V)	V <sub>OUT</sub> 範囲 (V)	パッケージ 寸法
ISL80015	1.5	1	2.7 ~ 5.5	0.6 ~ 5.5	8 ピン 2mm x 2mm TDFN
ISL80015A	1.5	2			
ISL80020	2	1			
ISL80020A	2	2			

NOTE : 本データシートでは、表内に示した各製品型番をまとめて「製品」と呼びます。


表 2. 部品値の選択表

V <sub>OUT</sub> (V)	C1 (μF)	C2 (μF)	C3 (pF)	L1 (μH)	R1 (kΩ)	R2 (kΩ)
0.8	22	22	22	1.0~2.2	33	100
1.2	22	22	22	1.0~2.2	100	100
1.5	22	22	22	1.0~2.2	150	100
1.8	22	22	22	1.0~3.3	200	100
2.5	22	22	22	1.5~3.3	316	100
3.3	22	22	22	1.5~4.7	450	100

# ISL80020、ISL80020A、ISL80015、ISL80015A

## ピン配置

ISL80020、ISL80020A、ISL80015、ISL80015A  
(8 LD 2x2 TDFN)  
上面図



## ピンの説明

ピン番号	ピン名称	ピンの説明
1	VIN	PWM レギュレータのパワー段の入力電源および IC のバイアスを供給する内部リニア・レギュレータの電源です。デカップリングのために、VIN と GND の間には 10 $\mu$ F 以上のセラミック・コンデンサを接続し、かつ IC のできるだけ近くに配置します。
2	EN	イネーブル入力です。このピンの電圧が 1.4V を上回ると、製品がイネーブルされます。このピンをグラウンドにプルダウンすると、製品はディスエーブルされます。ディスエーブルすると、100 $\Omega$ の抵抗が PHASE ピンを介して出力を放電します。詳細については、 <a href="#">4 ページの「機能ブロック図」の図 3</a> を参照してください。
3	SGND	ピン 3 はエキスポーズド・パッドに接続します。
4	PG	パワーグッド出力は、ソフトスタート期間中、および出力電圧がレギュレーションのリミット値を下回る場合にグラウンドにプルダウンされます。このピンには製品内部で 5M $\Omega$ のプルアップ抵抗が接続されています。
5	FB	レギュレータの帰還ピンです。FB は、電圧ループ誤差アンプへの負入力です。出力電圧は、FB に接続された外付け抵抗分圧回路によって設定されます。また、パワーグッド PWM レギュレータのパワーグッドおよびアンダーボルテージ保護回路も FB を使って出力電圧をモニタリングします。
6	NC	NC ピンはエキスポーズド・パッドに接続します。
7	PGND	電源およびアナログ・グラウンド接続です。基板のグラウンド層に直接接続します。
8	PHASE	出力電圧レギュレーションのためのパワー段のスイッチング・ノードです。出力インダクタに接続します。製品をディスエーブルすると、このピンは 100 $\Omega$ の抵抗によって放電されます。詳細については、 <a href="#">4 ページの「機能ブロック図」の図 3</a> を参照してください。
9	E PAD	エキスポーズド・パッドは適切な電気的性能を得るために PGND ピンに接続する必要があります。熱性能を最適化するために、パッド下には PGND 層に接続するビアをできるだけ多く配置してください。

機能ブロック図




図 3. 機能ブロック図

## 注文情報

製品型番 (Note 1, 2, 3)	テープ・アンド・ リール 数量	製品 マーキング	技術仕様	温度範囲 (°C)	パッケージ テープ・アンド・ リール (RoHS 準拠)	パッケージの 外形図
ISL80020IRZ-T	1000	020	2A, 1MHz	-40 ~ +85	8 Ld TDFN	L8.2x2C
ISL80020IRZ-T7A	250	020	2A, 1MHz	-40 ~ +85	8 Ld TDFN	L8.2x2C
ISL80020AIRZ-T	1000	20A	2A, 2MHz	-40 ~ +85	8 Ld TDFN	L8.2x2C
ISL80020AIRZ-T7A	250	20A	2A, 2MHz	-40 ~ +85	8 Ld TDFN	L8.2x2C
ISL80015IRZ-T	1000	015	1.5A, 1MHz	-40 ~ +85	8 Ld TDFN	L8.2x2C
ISL80015IRZ-T7A	250	015	1.5A, 1MHz	-40 ~ +85	8 Ld TDFN	L8.2x2C
ISL80015AIRZ-T	1000	A15	1.5A, 2MHz	-40 ~ +85	8 Ld TDFN	L8.2x2C
ISL80015AIRZ-T7A	250	A15	1.5A, 2MHz	-40 ~ +85	8 Ld TDFN	L8.2x2C
ISL80020FRZ-T	1000	20F	2A, 1MHz	-40 ~ +125	8 Ld TDFN	L8.2x2C
ISL80020FRZ-T7A	250	20F	2A, 1MHz	-40 ~ +125	8 Ld TDFN	L8.2x2C
ISL80020AFRZ-T	1000	0AF	2A, 2MHz	-40 ~ +125	8 Ld TDFN	L8.2x2C
ISL80020AFRZ-T7A	250	0AF	2A, 2MHz	-40 ~ +125	8 Ld TDFN	L8.2x2C
ISL80015FRZ-T	1000	15F	1.5A, 1MHz	-40 ~ +125	8 Ld TDFN	L8.2x2C
ISL80015FRZ-T7A	250	15F	1.5A, 1MHz	-40 ~ +125	8 Ld TDFN	L8.2x2C
ISL80015AFRZ-T	1000	5AF	1.5A, 2MHz	-40 ~ +125	8 Ld TDFN	L8.2x2C
ISL80015AFRZ-T7A	250	5AF	1.5A, 2MHz	-40 ~ +125	8 Ld TDFN	L8.2x2C

## NOTE :

1. リールの詳細仕様については、[TB347](#) を参照してください。
2. インターシルのこれらの鉛フリー・プラスチック・パッケージ製品には、専用の鉛フリー素材セット、モールド材料/ダイ・アタッチ素材を使用するとともに、錫100%の梨地メッキとアニーリングを実施しています (RoHS 指令に準拠するとともに SnPb ハンダ付け作業と鉛フリー・ハンダ付け作業とも互換性のある e3 端子仕上げ)。インターシルの鉛フリー製品は、鉛フリー・ピークリフロー温度で MSL 分類に対応し、IPC/JEDEC J STD-020 の鉛フリー要件と同等か上回るものです。
3. 吸湿性レベル (MSL) については [ISL80020](#)、[ISL80020A](#)、[ISL80015](#)、[ISL80015A](#) の製品情報ページを参照してください。MSL の詳細については、テクニカル・ブリーフ [TB363](#) を参照してください。

# ISL80020、ISL80020A、ISL80015、ISL80015A

## 絶対最大定格

VIN	-0.3V ~ 6V (DC) または 7V (20ms)
PHASE	-1.5V (100ns)/-0.3V (DC) ~ 6V (DC) または 7V (20ms)
EN、PG	-0.3V ~ VIN + 0.3V
FB	-0.3V ~ 2.7V
0A におけるジャンクション温度範囲	+150 °C
ESD 定格	
人体モデル (JESD22-JS-001 に従ってテスト済み)	4kV
マシンモデル (JESD22-A115C に従ってテスト済み)	300V
帯電デバイスモデル (JESD22-C101D に従ってテスト済み)	2kV
ラッチアップ (JESD78D、クラス 2、レベル A に従ってテスト済み)	±100mA (@+125 °C)

## 温度情報

熱抵抗 (代表値、 <a href="#">Note 4</a> 、 <a href="#">5</a> )	$\theta_{JA}$ (°C/W)	$\theta_{JC}$ (°C/W)
2 x 2 TDFN パッケージ	71	7
ジャンクション温度範囲	-55 °C ~ +125 °C	
保存温度範囲	-65 °C ~ +150 °C	
鉛フリー・リフロープロファイル	<a href="#">TB493</a> 参照	

## 推奨動作条件

VIN 電源電圧範囲	2.7V ~ 5.5V
負荷電流範囲	0A ~ 2A
ジャンクション温度範囲	-40 °C ~ +125 °C

注意：過度に長い時間にわたって最大定格点または最大定格点付近で動作させないでください。そのような動作条件を課すと製品の信頼性に悪影響が及ぶ恐れがあるとともに、保証の対象とはならない可能性があります。

## NOTE :

- $\theta_{JA}$  は、デバイスを放熱効率の高い「ダイレクト・アタッチ」機能対応の試験基板に実装し、自由大気中で測定した値です。詳細は、テクニカル・ブリーフ [TB379](#) を参照してください。
- $\theta_{JC}$  の測定における「ケース温度」位置は、パッケージ下面のエキスポーズド金属パッドの中心です。

**電気的特性** 特記のない限り、 $T_J = -40\text{ °C} \sim +125\text{ °C}$ 、 $V_{IN} = 2.7\text{ V} \sim 5.5\text{ V}$  に対する値です。代表値は  $T_A = +25\text{ °C}$  に対する値です。太字のリミット値は動作温度範囲  $-40\text{ °C} \sim +85\text{ °C}$  に対して適用されます。

PARAMETER	SYMBOL	TEST CONDITIONS	MIN ( <a href="#">Note 6</a> )	TYP	MAX ( <a href="#">Note 6</a> )	UNITS
<b>INPUT SUPPLY</b>						
$V_{IN}$ Undervoltage Lockout Threshold	$V_{UVLO}$	Rising, no load		2.5	<b>2.7</b>	V
		Falling, no load	<b>2.2</b>	2.4		V
Quiescent Supply Current	$I_{VIN}$	$f_{SW} = 1\text{ MHz}$ , no load at the output		7	<b>15</b>	mA
		$f_{SW} = 2\text{ MHz}$ , no load at the output		10	<b>22</b>	mA
Shutdown Supply Current	$I_{SD}$	$V_{IN} = 5.5\text{ V}$ , EN = low		1.2	<b>10</b>	$\mu\text{A}$
<b>OUTPUT REGULATION</b>						
Feedback Voltage	$V_{FB}$		<b>0.594</b>	0.600	<b>0.606</b>	V
		$T_J = -40\text{ °C}$ to $+125\text{ °C}$	0.589		0.606	V
VFB Bias Current	$I_{VFB}$	$V_{FB} = 2.7\text{ V}$ , $T_J = -40\text{ °C}$ to $+125\text{ °C}$	-350	50	350	nA
Line Regulation		$V_{IN} = V_O + 0.5\text{ V}$ to $5.5\text{ V}$ (nominal $3.6\text{ V}$ ) $T_J = -40\text{ °C}$ to $+125\text{ °C}$	-0.32	-0.05	0.28	%/V
Load Regulation		See ( <a href="#">Note 7</a> )		< -0.2		%/A
Soft-start Ramp Time Cycle ( <a href="#">Note 7</a> )				1		ms
<b>PROTECTIONS</b>						
Positive Peak Current Limit	IPLIMIT	2A application ( $V_{IN} = 3.6\text{ V}$ )	<b>2.8</b>	3.18	<b>3.6</b>	A
		1.5A application ( $V_{IN} = 3.6\text{ V}$ )	<b>2.1</b>	2.5	<b>2.9</b>	A
Thermal Shutdown		Temperature rising		150		°C
Thermal Shutdown Hysteresis ( <a href="#">Note 7</a> )		Temperature falling		25		°C
<b>COMPENSATION</b>						
Error Amplifier Transconductance ( <a href="#">Note 7</a> )				40		$\mu\text{A/V}$
Transresistance	RT		<b>0.24</b>	0.3	<b>0.40</b>	$\Omega$
<b>PHASE</b>						
P-channel MOSFET ON-resistance		$V_{IN} = 5\text{ V}$ , $I_O = 200\text{ mA}$		117		m $\Omega$
N-channel MOSFET ON-resistance		$V_{IN} = 5\text{ V}$ , $I_O = 200\text{ mA}$		86		m $\Omega$

# ISL80020、ISL80020A、ISL80015、ISL80015A

**電気的特性** 特記のない限り、 $T_J = -40\text{ }^\circ\text{C} \sim +125\text{ }^\circ\text{C}$ 、 $V_{IN} = 2.7\text{V} \sim 5.5\text{V}$  に対する値です。代表値は  $T_A = +25\text{ }^\circ\text{C}$  に対する値です。太字のリミット値は動作温度範囲  $-40\text{ }^\circ\text{C} \sim +85\text{ }^\circ\text{C}$  に対して適用されます。(続き)

PARAMETER	SYMBOL	TEST CONDITIONS	MIN (Note 6)	TYP	MAX (Note 6)	UNITS
<b>OSCILLATOR</b>						
Nominal Switching Frequency	$f_{SW}$	ISL80020, ISL80015	<b>800</b>	1000	<b>1200</b>	kHz
		ISL80020A, ISL80015A	<b>1640</b>	2000	<b>2360</b>	kHz
<b>PG</b>						
Output Low Voltage		1mA sinking current			<b>0.3</b>	V
Delay Time (Rising Edge)			<b>0.5</b>	<b>1</b>	<b>2.5</b>	ms
PGOOD Delay Time (Falling Edge)				5		$\mu\text{s}$
PG Pin Leakage Current		$PG = V_{IN}$		0.01	<b>0.1</b>	$\mu\text{A}$
OVP PG Rising Threshold			<b>110</b>	115	<b>125</b>	%
OVP PG Hysteresis				2		%
UVP PG Rising Threshold			<b>80</b>	85	<b>90</b>	%
UVP PG Hysteresis				5		%
<b>EN LOGIC</b>						
Logic Input Low					<b>0.4</b>	V
Logic Input High			<b>1.4</b>			V
Logic Input Leakage Current	$I_{EN}$	Pulled up to 5.5V		0.1	<b>1</b>	$\mu\text{A}$

NOTE :

- MIN パラメータと MAX パラメータは、特記のない限り  $+25\text{ }^\circ\text{C}$  で全数試験を行っています。温度のリミット値は特性評価によって定められたものであり、製造時テストは行われていません。
- 製造時テストは実施していません。評価用ボードを用いた特性評価による値です。負荷レギュレーションのグラフ (図 8 ~ 11) を参照してください。105  $^\circ\text{C}$  の  $T_A$  は、ほぼワーストケースの動作点を表します。

代表的な性能曲線




図 4. 効率 vs 負荷、 $f_{SW} = 1\text{MHz}$ 、 $V_{IN} = 3.3\text{V}$ 、 $T_A = +25^\circ\text{C}$




図 5. 効率 vs 負荷、 $f_{SW} = 2\text{MHz}$ 、 $V_{IN} = 3.3\text{V}$ 、 $T_A = +25^\circ\text{C}$




図 6. 効率 vs 負荷、 $f_{SW} = 1\text{MHz}$ 、 $V_{IN} = 5\text{V}$ 、 $T_A = +25^\circ\text{C}$




図 7. 効率 vs 負荷、 $f_{SW} = 2\text{MHz}$ 、 $V_{IN} = 5\text{V}$ 、 $T_A = +25^\circ\text{C}$




図 8.  $V_{OUT}$  レギュレーション vs 負荷、 $f_{SW} = 2\text{MHz}$ 、 $V_{OUT} = 1.5\text{V}$ 、 $T_A = +25^\circ\text{C}$




図 9.  $V_{OUT}$  レギュレーション vs 負荷、 $f_{SW} = 2\text{MHz}$ 、 $V_{OUT} = 1.8\text{V}$ 、 $T_A = +25^\circ\text{C}$



代表的な性能曲線 (続き)




図 10.  $V_{OUT}$  レギュレーション vs 負荷、 $f_{SW} = 2\text{MHz}$ 、 $V_{OUT} = 2.5\text{V}$ 、 $T_A = +25^\circ\text{C}$




図 11.  $V_{OUT}$  レギュレーション vs 負荷、 $f_{SW} = 2\text{MHz}$ 、 $V_{OUT} = 3.3\text{V}$ 、 $T_A = +25^\circ\text{C}$




図 12. 無負荷時のスタートアップ、 $f_{SW} = 2\text{MHz}$ 、 $V_{IN} = 5\text{V}$ 、 $T_A = +25^\circ\text{C}$




図 13. 無負荷時のシャットダウン、 $f_{SW} = 2\text{MHz}$ 、 $V_{IN} = 5\text{V}$ 、 $T_A = +25^\circ\text{C}$




図 14. 2A 負荷時のスタートアップ、 $f_{SW} = 2\text{MHz}$ 、 $V_{IN} = 5\text{V}$ 、 $T_A = +25^\circ\text{C}$




図 15. 2A 負荷時のシャットダウン、 $f_{SW} = 2\text{MHz}$ 、 $V_{IN} = 5\text{V}$ 、 $T_A = +25^\circ\text{C}$

代表的な性能曲線 (続き)




図 16. 1.5A 負荷時のスタートアップ、 $f_{SW} = 2\text{MHz}$ 、 $V_{IN} = 5\text{V}$ 、 $T_A = +25^\circ\text{C}$




図 17. 1.5A 負荷時のシャットダウン、 $f_{SW} = 2\text{MHz}$ 、 $V_{IN} = 5\text{V}$ 、 $T_A = +25^\circ\text{C}$




図 18. 2A 負荷時のスタートアップ  $V_{IN}$ 、 $f_{SW} = 2\text{MHz}$ 、 $V_{IN} = 5\text{V}$ 、 $T_A = +25^\circ\text{C}$




図 19. 2A 負荷時のシャットダウン  $V_{IN}$ 、 $f_{SW} = 2\text{MHz}$ 、 $V_{IN} = 5\text{V}$ 、 $T_A = +25^\circ\text{C}$




図 20. 無負荷時のジッタ、 $f_{SW} = 2\text{MHz}$ 、 $V_{IN} = 5\text{V}$ 、 $T_A = +25^\circ\text{C}$




図 21. フル負荷時のジッタ、 $f_{SW} = 2\text{MHz}$ 、 $V_{IN} = 5\text{V}$ 、 $T_A = +25^\circ\text{C}$

代表的な性能曲線 (続き)




図 22. 無負荷時の定常状態、 $f_{SW} = 2\text{MHz}$ 、 $V_{IN} = 5\text{V}$ 、 $T_A = +25^\circ\text{C}$




図 23. 負荷変動、 $f_{SW} = 2\text{MHz}$ 、 $V_{IN} = 5\text{V}$ 、 $T_A = +25^\circ\text{C}$




図 24. 過電流保護、 $f_{SW} = 2\text{MHz}$ 、 $V_{IN} = 5\text{V}$ 、 $T_A = +25^\circ\text{C}$




図 25. 過熱保護、 $f_{SW} = 2\text{MHz}$ 、 $V_{IN} = 5\text{V}$ 、 $T_A = +163^\circ\text{C}$

## 動作原理

この製品はバッテリー駆動のアプリケーションに対して最適化された降圧スイッチング・レギュレータです。高いスイッチング周波数 (1MHz または 2MHz) で動作するため、より低インダクタンスのインダクタを使用でき、外形寸法の縮小と同時に高い効率を実現します。レギュレータがシャットダウンされているときの標準的な静止電流はわずか  $1.2\mu\text{A}$  です。

## PWM 制御方式

高速負荷応答とパルスごとの電流リミットを実現するため、本製品は電流モード・パルス幅変調 (PWM) 制御方式を採用しています。4 ページの「機能ブロック図」を参照してください。電流ループは、発振器、PWM コンパレータ、電流検出回路、電流ループを安定させるための傾き補償回路によって構成されています。傾き補償は  $900\text{mV}/\text{Ts}$  です。この値は周波数に従って変化します。電流検出回路のゲインは通常  $300\text{mV}/\text{A}$  です。電流ループの制御リファレンスは、誤差アンプ (EAMP) の出力によって供給されます。

PWM 動作は、発振器からのクロックによって初期化されます。PWM サイクルの開始時に P チャネル MOSFET がターンオンし、MOSFET 内の電流がランプアップしはじめます。電流アンプ (CSA) と傾き補償の和が電流ループの制御リファレンスに達すると、PWM コンパレータ (COMP) は PWM ロジックに信号を送り、P-FET をターンオフ、N チャネル MOSFET をターンオンします。N-FET は PWM サイクルの終わりまでオンのままです。図 26 に、PWM 動作中の代表的な動作波形を示します。点線は、傾き補償ランプと電流検出アンプ (CSA) の出力の和を表します。




図 26. PWM 動作波形

リファレンス電圧は  $0.6\text{V}$  です。この電圧は誤差アンプの出力 VEAMP を調整するために帰還回路で使用します。誤差アンプは、電圧誤差信号を電流出力に変換するトランスコンダクタンス・アンプです。電圧ループは  $27\text{pF}$  および  $200\text{k}\Omega$  の RC ネットワークにより内部補償されています。EAMP の最大出力電圧は、高精度で  $1.6\text{V}$  にクランプされます。

## 過電流保護

4 ページの「機能ブロック図」に示すとおり、過電流保護は OCP コンパレータによって CSA 出力をモニタリングすることで実現しています。電流検出回路による、P-FET 電流から CSA 出力へのゲインは  $300\text{mV}/\text{A}$  です。CSA 出力がスレッシュホールドに達すると、OCP コンパレータがトリップして、ただちに P-FET をターンオフします。過電流機能は、上側の MOSFET を通して流れる電流をモニタリングすることで、出力短絡からスイッチング・コンバータを保護します。

過電流状態を検出すると、上側 MOSFET がただちにターンオフし、次のスイッチング・サイクルまでは再ターンオンしません。過電流状態が解消されると、出力はレギュレーション・ポイントに復帰します。

## 短絡保護

短絡保護 (SCP) コンパレータは出力短絡から製品を保護するために VFB ピンの電圧をモニタリングします。VFB が  $0.3\text{V}$  を下回ると、SCP コンパレータは PWM 発振器の周波数を強制的に通常動作時の値の  $1/3$  に低下させます。このコンパレータは、スタートアップ時または出力短絡時に有効になります。

## 負電流保護

過電流と同様に、負電流保護は、ローサイド N-FET を流れる電流をモニタリングすることで実現されます (4 ページの「機能ブロック図」参照)。インダクタ電流の最小値 (谷底点) が連続する 2 つのサイクルで  $-1.5\text{A}$  に達すると、P-FET と N-FET の両方が遮断されます。N-FET に並列接続された  $100\Omega$  の抵抗が出力をレギュレーション値に放電しはじめます。出力がレギュレーション範囲内に入ると、制御回路がスイッチングを開始します。

## PG

PG は降圧型レギュレータの出力電圧を連続的にモニタリングするウィンドウ・コンパレータの出力です。PG は EN が Low の期間、および降圧型レギュレータのソフトスタートの期間、アクティブに Low に保持されます。ソフトスタート期間から  $1\text{ms}$  の遅延が経過すると、出力電圧が VFB によって設定される公称レギュレーション電圧内にある限り、PG はハイ・インピーダンスになります。VFB が公称レギュレーション電圧から  $15\%$  低下するか、上回ると PG が Low に引き下げられます。すべてのフォルト状態は、ソフトスタートによってクリアされるまで、PG を強制的に Low に引き下げます。ほとんどのアプリケーションに適した  $5\text{M}\Omega$  のプルアップ抵抗が内蔵されています。PG から VIN に外付けの抵抗を追加することでプルアップ力を強化できます。

## UVLO

入力電圧がアンダーボルテージ・ロックアウト (UVLO) スレッシュホールドを下回ると、レギュレータがディスエーブルされます。

## イネーブル、ディスエーブル、ソフト・スタートアップ

VIN ピンが立ち上がり POR トリップ・ポイント (公称値  $2.5\text{V}$ ) を超えると、本製品は動作を開始します。EN ピンが外部的に Low に維持されている場合は、EN ピンが解放されるまで動作は開始されません。EN が解放され、論理スレッシュホールドを上回った後の内部ソフトスタート時間のデフォルト値は  $1\text{ms}$  です。

**放電モード (ソフトストップ)**

シャットダウン・モードへの遷移または VIN UVLO が発生すると、内部の 100Ω スイッチを介して出力が GND に放電されます。

**サーマル・シャットダウン**

本製品は、サーマル・プロテクションを内蔵しています。内部温度が +150℃ に達すると、レギュレータは完全にシャットダウンされます。温度が +125℃ を下回ると、ソフトスタートの手順を経て製品は動作を再開します。

**電力ディレーティング特性**

製品が最高ジャンクション温度を超えないように、何らかの熱解析が必要です。温度上昇は式 2 で表されます。

$$T_{RISE} = (PD)(\theta_{JA}) \tag{式 2}$$

ここで、PD はレギュレータの電力損失、 $\theta_{JA}$  はダイのジャンクションから周囲温度への熱抵抗です。ジャンクション温度 ( $T_J$ ) は式 3 で求められます。

$$T_J = (T_A + T_{RISE}) \tag{式 3}$$

ここで、 $T_A$  は周囲温度です。DFN パッケージの  $\theta_{JA}$  は +71℃/W です。

温度設計を行うとき、実際のジャンクション温度は絶対最高ジャンクション温度の +125℃ を上回ってはなりません。

サーマルパッドからの熱インピーダンスによってジャンクション温度がサーマル・シャットダウン・レベルよりも低く抑えられていれば、製品は最高周囲温度 85℃ まで、入力電圧 / 出力電圧の組み合わせおよびスイッチング周波数に応じたフル電流を供給します。ジャンクション温度をサーマル・シャットダウン・レベル以下に維持するには、製品の電力損失を小さくする必要があります。図 27 に、ISL80020EVALIZ キットを使用した場合の、周囲温度に対するおおよその出力電流ディレーティング曲線を示します。




図 27. ディレーティング曲線 vs 温度

**アプリケーション情報**

**出カインダクタおよびコンデンサの選択**

定常状態と過渡動作を考慮して、ISL80020A と ISL80015A には通常 1.2μH が必要です。一方、ISL80020 と ISL80015 は、通常 2.2μH の出力インダクタを必要とします。コンバータ・システムの総合性能を最適化するために、これらより高いまたは低いインダクタ値を使用することも可能です。例えば、出力電圧がより高い 3.3V のアプリケーションの場合、インダクタのリプル電流と出力電圧リプルを低減するために、出力インダクタの値を大きくできます。最適性能を得るために、インダクタ・リプル電流は最大出力電流の約 30% に設定することを推奨します。インダクタ・リプル電流は、式 4 によって表されます。

$$\Delta I = \frac{V_O \cdot \left(1 - \frac{V_O}{V_{IN}}\right)}{L \cdot f_{SW}} \tag{式 4}$$

インダクタの飽和電流定格は、少なくともピーク電流より大きくなければなりません。

製品は内部補償ネットワークを使用しており、出力コンデンサの値は出力電圧に依存します。セラミック・コンデンサは X5R または X7R を推奨します。

**出力電圧の選択**

レギュレータの出力電圧は外付けの抵抗分圧回路を使用して設定できます。抵抗分圧回路は内部リファレンス電圧を基準に出力電圧をスケールし、その電圧を誤差アンプの反転入力に帰還します。

出力電圧設定抵抗  $R_1$  は、帰還抵抗およびレギュレータの目標出力電圧として選択した値に依存します。帰還抵抗は式 5 に示すとおり、通常は 10kΩ ~ 100kΩ の間の値です。

$$R_1 = R_2 \left( \frac{V_O}{V_{FB}} - 1 \right) \tag{式 5}$$

目標出力電圧が 0.6V の場合、 $R_2$  には抵抗を接続せず、 $R_1$  は短絡します。VIN から PHASE にはリーク電流が流れます。出力には、あらかじめ 10μA 以上の負荷を接続しておくことを推奨します。性能を向上するには、 $R_1$  に並列に 22pF を追加します。

**入力コンデンサの選択**

入力コンデンサの主な機能は、寄生インダクタンスのデカップリングと、スイッチング電流のバッテリー・レールへの逆流を防ぐフィルタリングです。入力コンデンサの選択では、最低 2 個の 22μF の X5R または X7R セラミック・コンデンサから検討を始めるのがよいでしょう。

## 出力コンデンサの選択

出力コンデンサはインダクタ電流のフィルタリングに必要です。出力コンデンサの選択肢を検討する場合、出力リップル電圧と過渡応答の2つが重要な要因となります。電流モード制御ループであることから低 ESR のセラミック・コンデンサを使用でき、ボード・レイアウトが縮小されます。電解コンデンサやポリマ・コンデンサも使用可能です。

セラミック・コンデンサにはそのほかにも考慮事項があります。セラミック・コンデンサは優れた総合性能と信頼性を示しますが、回路内での実際の容量値を考慮する必要があります。セラミック・コンデンサの定格は、大きなピーク・ツー・ピーク電圧振幅と DC バイアスなしの条件で規定されています。DC/DC コンバータ・アプリケーションの場合、このような条件は実情に即していません。その結果、実際の容量値が公称値より著しく低くなる場合があります。アプリケーション内での実際の容量値を判断するには、メーカーのデータシートを参照してください。ほとんどのメーカーが DC バイアスに対する容量値の特性を公開しているため、この効果には簡単に対処できます。AC 電圧による効果が公開されることはまれですが、通常さらに約 20% 容量値が減少するものと仮定すれば十分です。このような検討では、実効的な容量値がすぐに定格値より 50% 減少してしまう場合があります。それでも、信頼性が高く、ESR が極めて低いことから、セラミック・コンデンサは多くのアプリケーションにとって優れた選択肢です。

[式 6](#) と [7](#) から、目標リップル電圧レベルを満たすために必要な容量値を計算できます。容量の追加も可能です。

セラミック・コンデンサ (低 ESR) の場合：

$$V_{OUTTripple} = \frac{\Delta I}{8 \cdot f_{SW} \cdot C_{OUT}} \quad (\text{式 6})$$

ここで、 $\Delta I$  はインダクタのピークツーピーク・リップル電流、 $f_{SW}$  はスイッチング周波数、 $C_{OUT}$  は出力コンデンサの容量値です。

電解コンデンサを使用する場合は、次式で計算します。

$$V_{OUTTripple} = \Delta I \cdot ESR \quad (\text{式 7})$$

過渡応答の要件についての検討は、負荷が突然取り去られた場合に許容される  $V_{OUT}$  のオーバーシュートを決定することから始めるとよいでしょう。この場合、インダクタに蓄えられたエネルギーは  $C_{OUT}$  に転送され、その電圧が上昇します。リップルおよび過渡応答の両方の要件から必要な容量値を計算し、その結果の大きい方を選択します。

[式 8](#) から、レギュレート電圧に対する目標オーバーシュートを実現するために必要なコンデンサの値が決まります。

$$C_{OUT} = \frac{I_{OUT}^{2 \cdot L}}{V_{OUT}^{2 \cdot (V_{OUTMAX}/V_{OUT})^2 - 1}} \quad (\text{式 8})$$

ここで、 $V_{OUTMAX}/V_{OUT}$  は、負荷切り離し時に許容される最大オーバーシュートの相対値です。オーバーシュートが 5% の場合の式は、次の通りです。[式 9](#)：

$$C_{OUT} = \frac{I_{OUT}^{2 \cdot L}}{V_{OUT}^{2 \cdot (1.05^2 - 1)}} \quad (\text{式 9})$$

## レイアウトに関する考慮事項

設計するコンバータの適切な動作を保証する上で、PCB レイアウトは極めて重要な設計段階となります。パワー・ループは、出力インダクタの L、出力コンデンサの  $C_{OUT}$ 、PHASE ピン、PGND ピンから構成されます。パワー・ループはできるだけ小さくし、短く太いトレースで直接接続する必要があります。コンバータのスイッチング・ノード、PHASE ピン、ノードに接続するトレースには大きなノイズが乗るため、電圧帰還のトレースは、これらのノイズの多いトレースから離します。入力コンデンサは VIN ピンと入力のグラウンドのできるだけ近くに配置し、出力コンデンサはできるだけ近くに接続する必要があります。IC の熱は主にサーマルパッドを介して放熱されます。サーマルパッドに接続する銅エリアを最大化することを推奨します。さらに、ベタグラウンド層は EMI 性能の向上に役立ちます。放熱を最適化するために、パッド内に 4 個以上のビアによるグラウンド接続を追加することを推奨します。

## 改訂履歴

この改訂履歴は参考情報として掲載するものであり、正確を期すように努めていますが、内容を保証するものではありません。最新のデータシートは、インターシルのウェブサイトでご確認ください。

日付	レビジョン	変更点
2015年4月1日	FN6692.2	12ページの「動作原理」で、標準的な静止電流値を「5 $\mu$ A」から「1.2 $\mu$ A」に変更。 12ページの「イネーブル、ディスエーブル、ソフト・スタートアップ」で、公称値を「2.7V」から「2.5V」に変更
2015年2月17日	FN6692.1	電气的特性の表のVFB Bias CurrentのMIN値を-120から-350に変更。
2015年2月5日	FN6692.0	初版

## インターシルについて

インターシルは、革新的なパワーマネジメントと高精度アナログ・ソリューションのプロバイダとして世界をリードしています。インターシルの製品は、産業用機器/インフラ、モバイル・コンピューティング、ハイエンド・コンシューマの分野で特に規模の大きな市場向けに開発されています。

最新のデータシート、アプリケーション・ノート、関連ドキュメント、関連製品については、[www.intersil.com](http://www.intersil.com)の各製品情報ページを参照してください。

本データシートに対するご意見は[www.intersil.com/ask](http://www.intersil.com/ask)にお寄せください。

信頼性に関するデータも[www.intersil.com/support](http://www.intersil.com/support)に掲載されています。

そのほかの製品については[www.intersil.com/product\\_tree/](http://www.intersil.com/product_tree/)を参照してください。

インターシルは、[www.intersil.com/design/quality/](http://www.intersil.com/design/quality/)に記載の品質保証のとおり、ISO9000品質システムに基づいて、製品の製造、組み立て、試験を行っています。


インターシルは、製品を販売するにあたって、製品情報のみを提供します。インターシルは、いかなる時点においても、予告なしに、回路設計、ソフトウェア、仕様を変更する権利を有します。製品を購入されるお客様は、必ず、データシートが最新であることをご確認ください。インターシルは正確かつ信頼に足る情報を提供できるよう努めていますが、その使用に関して、インターシルおよび関連子会社は責を負いません。また、その使用に関して、第三者が所有する特許または他の知的所有権の非侵害を保証するものではありません。インターシルおよび関連子会社が所有する特許の使用権を暗黙的または他の方法によって与えるものではありません。

インターシルの会社概要については[www.intersil.com](http://www.intersil.com)をご覧ください。


パッケージ寸法図

L8.2x2C


8 LEAD THIN DUAL FLAT NO-LEAD PLASTIC PACKAGE (TDFN) WITH E-PAD  
Rev 0, 07/08




上面図




底面図



推奨ランドパターンの例



側面図



"X"の詳細

NOTE:

1. 寸法の単位は mm です。  
( ) 内の寸法は参考値です。
2. 寸法と公差は AMSE Y14.5m-1994 に従っています。
3. 特記のない限り、公差は DECIMAL±0.05 です。
4. 寸法 b は金属端子に適用され、端子先端から 0.15mm ~ 0.30mm のポイントで計測した値です。
5. タイバー(示されている場合)は非機能性です。
6. 1 ピンの識別子はオプションですが、表示されているゾーン内に配置されます。1 ピンの識別子はモールドまたはマーキングで示されます。